CMOS-базирани ефективни по площ и мощност невронни и синапсни вериги за аналогови шипове невронни мрежи във времева област

РЕЗЮМЕ

Конвенционалните невронни структури са склонни да комуникират чрез аналогови величини, като токове или напрежения; обаче, тъй като CMOS устройствата се свиват и захранващите напрежения намаляват, динамичният обхват на аналоговите вериги с напрежение/токов домейн става по-тесен, наличният марж става по-малък и устойчивостта на шум намалява. Нещо повече, използването на операционни усилватели (операционни усилватели) и компаратори с непрекъснато време или тактова честота в конвенционалните дизайни води до висока консумация на енергия и голяма площ на чипа, което би било пагубно за изграждането на пикови невронни мрежи. Като се има предвид това, ние предлагаме невронна структура за генериране и предаване на сигнали във времеви домейн, включително невронен модул, синапсен модул и два тегловни модула. Предложената невронна структура се задвижва от ток на утечка на MOS транзистори и използва базиран на инвертор компаратор за реализиране на функция на изпичане, като по този начин осигурява по-висока енергийна и площна ефективност в сравнение с конвенционалните дизайни. Предложената невронна структура е произведена с помощта на TSMC 65 nm CMOS технология. Предложеният неврон и синапс заемат съответно площ от 127 и 231 lm2, като същевременно се постигат времеви константи за милисекунди. Действителните измервания на чипове показват, че предложената структура изпълнява комуникационната функция за времеви сигнали с времеви константи от милисекунди, което е критична стъпка към изчисленията на хардуерния резервоар за взаимодействие човек-компютър. Резултатите от симулацията на пиковата невронна мрежа за изчисляване на резервоар с поведенческия модел на предложената невронна структура демонстрират функцията за обучение.

Cistanche ползи за мъжете - укрепване на имунната система

Щракнете тук, за да видите продуктите Cistanche Enhance Imunity

【Попитайте за повече】 Имейл:cindy.xue@wecistanche.com / Whats App: 0086 18599088692 / Wechat: 18599088692

Дълбоките невронни мрежи (DNN), които са второто поколение изкуствени невронни мрежи (ANN), са широко изследвани през последните години за нарастващ брой приложения. Въпреки това, тяхната огромна консумация на енергия, особено за достъп до паметта в конвенционалната архитектура на фон Нойман, принуди хората да намерят алтернативен начин за постигане на по-енергийно ефективни решения.1–6 Невронната мрежа с пикове (SNN) е едно от привлекателните решения като трето генериране на ANN, които могат да реализират функция за обучение с ниска мощност чрез имитиране на биологични неврони. SNN се състоят от неврони и синапси и обикновено се изграждат с помощта на подход отдолу нагоре, което означава, че всеки компонент на SNN трябва да бъде проектиран първо.6–12 Докладвани са много хардуерни реализации на импулсни неврони или синапси.13–21 До прилагане на пропускливата интегрираща функция на невроните, конвенционалните дизайни обикновено изграждат интегратори с операционни усилватели (op-amps)14 и често използват големи кондензатори и резистори в чипа, за да имитират времевите константи на милисекундите на биологичните неврони.16,17 Освен това, за прилагане на невронна "пожарна" функция, специална структура на веригата на компаратор с непрекъснато време или тактова честота обикновено се използва за задаване на прага за възбуждане на неврони.13–16,20 Токът на отклонение на компаратора с непрекъснато време несъмнено увеличава консумацията на енергия неврон, докато тактовият компаратор изисква допълнително разпределение на тактовия сигнал и сложната структура на компаратора заема голяма площ на чипа. Докато по-напредналите процеси могат да постигнат ниска консумация на енергия чрез намаляване на захранващото напрежение и статичния ток на утечка,21 също води до по-тесен динамичен обхват, по-малък наличен марж и влошена шумоустойчивост на аналоговите вериги с домейн напрежение/ток.22 Това е вредно за конвенционални невронни мрежи, които използват аналогови величини, като напрежение и ток, за да комуникират помежду си. От друга страна, благодарение на мащабираните транзистори, които имат подобрена скорост на работа с резки преходи на сигнала, аналоговата информация може да бъде представена по-ефективно във времевата област, т.е. времеви интервал от два прехода на сигнала. Тази така наречена верига във времеви домейн има друго предимство в своята енергийна ефективност, тъй като често се състои от инвертори или логически портове, които в идеалния случай не консумират постоянен ток.22,23 По този начин веригите във времеви домейн са идеални за бъдещи реализации на SNN с ниска мощност .

Cistanche ползи за мъжете - укрепване на имунната система

В тази статия ние предлагаме оригинална невронна структура за генериране и предаване на сигнали във времева област за съставяне на невронна мрежа във времева област. Интегрираната структура включва модули за неврони и синапси, които съответно генерират и предават сигнали във времева област, както и модули за тегло за функции за обучение. Едно от нашите основни целеви приложения е изчисляването на резервоари, което обработва информация, свързана с човешката дейност. Нашето приложение е насочено към по-проста и по-малко интензивна обработка на данни, като биосигнали. При резервоарните изчисления функции за обучение като ЕКГ и разпознаване на високоговорители, както и разпознаване на ръкописен текст могат да бъдат реализирани с помощта само на няколкостотин неврони. Справка 24 показва, че ефективността на обучението се подобрява, когато времевите константи на входните ефекти са съпоставени между целевата функция и динамиката на резервоара и ние използваме милисекунди времеви константи като проектна цел за невронна структура, която ще се използва за обработка на информация от времеви серии на човешки дейности. Използваме поведенческия модел на предложената невронна структура, за да конструираме SNN за изчисляване на резервоар и да реализираме функцията за обучение, което доказва, че предложената от нас невронна структура може да се използва за изчисляване на резервоар. Проектираната и изработена невронна структура е показана на Фиг. 1 (а), която се основава на предложените модули за неврон, синапс и тегло, които ще бъдат описани подробно по-долу. В тази структура входът на невронния модул е ​​свързан с два тегловни модула, единият за настройка на инхибиторния сигнал, а другият за възбуждащия сигнал. Ние изработихме предложената невронна структура, показана на Фиг. 1 (а) с TSMC 65 nm стандартна CMOS технология. Микроснимката на чипа е показана на Фиг. 1 (b), където площта на матрицата на модулите на неврона, синапса и теглото са съответно 127, 231 и 525 lm2.

ght модулите са съответно 127, 231 и 525 lm2. LIF невронният модел се състои главно от мембранен кондензатор, пропусклив резистор и компаратор на напрежение. Невроните получават сигнали от други неврони чрез синапси и сомата генерира потенциал за действие в отговор на тези външни сигнали. Ако невронът получи достатъчен брой шипове през синапса, неговият мембранен потенциал ще достигне прагова стойност, карайки неврона да се „задейства“.8,25,26 Използването на инвертори за прилагане на функцията „пожар“ вече е известно като алтернатива на компараторите. Референция 27 предлага базиран на инвертор неврон, който е много подходящ за използване в предложената невронна структура и следователно невронът, използван в това изследване, е проектиран въз основа на реф. 27, което е показано на Фиг. 2(a). Състои се от входно устройство, пропускащо интегриращо устройство, пожарно устройство и забавящо устройство. Първоначално в реф. 27, веригата не се предполага, че е проектирана като елемент за изграждане на невронна мрежа и следователно няма структура за приемане на възбуждащи и инхибиращи сигнали. В предложената схема, от друга страна, входното устройство, което се състои от M1 и M2, получава съответно възбуждащ вход и инхибиращ вход. Входовете към M1 и M2 са тесни импулсни сигнали, както е показано на фиг. 2(a), които се генерират от синапс преди етапа. Активността на предстадийния синапс е представена от честотата на импулса, а теглото на свързване е представено от ширината на импулса. Когато повече от един предварителен синапс е свързан за съставяне на мрежа, множеството импулси могат да бъдат приложени чрез ИЛИ логика или чрез добавяне на входни устройства, свързани паралелно. С паралелни входни устройства невронната верига може да приеме множество импулси дори по едно и също време.

cistanche tubulosa - подобряват имунната система

В устройството с пропусклив интегратор Cmem представлява клетъчната мембрана на неврона и M5 може да се разглежда като пропусклив резистор в състояние на покой. Когато няма външен вход към входното устройство, кондензаторът се зарежда от тока на утечка на M3 и M4, а потенциалът на мембраната Vmem се увеличава непрекъснато с притока на ток на утечка [токът е интегриран, както е показано на Фиг. 2( би)]. В този момент, тъй като M5 е в изключено състояние, той може да се разглежда като резистор в паралел с кондензатора, т.е. пропусклив резистор, способен да постигне дълговременна константа. След като Vmem се повиши до праговото напрежение VthðFireÞ, запалващото устройство се активира [фиг. 2(b-ii)]. В конвенционалните дизайни LIF невроните използват най-вече специални верижни структури на непрекъснато време или тактов компаратор, за да зададат праговото напрежение. Това не е подходящо за изграждане на SNN, които са толкова енергийно ефективни и биомащабни, колкото мозъка. В това изследване устройството за изпичане е реализирано от базиран на инвертор компаратор, който може да зададе праговото напрежение от два транзистора вместо компаратор с непрекъснато време или тактова честота. За да реализираме точно прагово напрежение за базиран на инвертор компаратор, можем да използваме техника за автоматично нулиране, която периодично усеща, съхранява и отменя отместването с превключватели и кондензатори.28 Въпреки това, това изисква многофазни часовници за управление на превключвателите; по този начин не е подходящ за реализация на резервоари, ефективни по площ и енергия. Въпреки че при прост базиран на инвертор компаратор може да има прагова вариация поради флуктуации на процеса, напрежението и температурата, това може да се разглежда като имитиране на разликата между отделните индивиди от реални неврони. В допълнение, функцията за обучение може да компенсира разликите в праговете и вариациите на процеса.29 Когато има входен възбуждащ импулс, M1 ще се включи мигновено, което причинява повече ток за зареждане на Cmem и бързо покачване на Vmem. Обратно, инхибиторен импулсен входен сигнал ще накара M2 да се включи моментално, причинявайки Cmem да се зарежда по-бавно или дори да се разрежда през M2, което на свой ред забавя скоростта на нарастване на Vmem или го кара да пада.

Когато задействащото устройство е активирано, то генерира ниско ниво на VFire, за да бъде свързано към M4, което ще увеличи тока за зареждане на мембранния кондензатор Cmem, което води до мигновено увеличение на мембранния потенциал Vmem, което насърчава задействането на изпичането устройство. Това имитира притока на Naþ в клетъчната мембрана, предизвиквайки бързо повишаване на напрежението на мембраната, т.е. ефект на положителна обратна връзка. И накрая, ниското ниво на VFire, генерирано от устройството за изстрелване, се преобразува във високо ниво на VSpike [фиг. 2(b-iii)] от устройство за забавяне, което включва тристепенен инвертор и свързва VSpike към M3 и M5, нулирайки Vmem на нула. Този процес имитира активирането на Kþ канали в биологични неврони, което води до изтичане на Kþ йони и евентуално връщане на клетъчната мембрана в нейното състояние на покой.

Синапсите са основни модули в SNN, тъй като невроните са свързани помежду си чрез тях. Ние сме проектирали невронен модул за генериране на сигнали във времева област и след това имаме нужда от предавателна среда, т.е. синапс, за да предадем този сигнал във времева област към други неврони. За да съставим пълна невронна мрежа, ние проектираме синапсен модул, базиран на честотни сигнали, както е показано на Фиг. 2 (c). Синапсът се състои главно от контролиран от напрежение пръстенов осцилатор, работещ при ток на утечка, който е съставен от тристепенен инвертор (M6; M7; M8; M9; M10 и M11). Предишната невронна верига се задейства и генерира шип VSpike, който се обръща от инвертор, правейки M5 отворен за кратко време и токът, протичащ през M5, зарежда CSYN, което ще увеличи VSYN. След като VSYN достигне напрежението, което задейства трептенето, пръстеновидният осцилатор започва да трепти [фиг. 2(b-iv) и 2(bv)]. Ако предходният неврон не се задейства дълго време, VSYN ще изтече до първоначалното състояние, в който момент синапсът отново става неактивен. Тъй като VSYN е еквивалентен на захранващото напрежение на пръстеновидния осцилатор, токът, изтичащ от M5, контролира VSYN и следователно честотата на пръстеновидния осцилатор.

Cistanche ползи за мъжете - укрепване на имунната система

SNN постигат функцията за обучение чрез регулиране на теглата; следователно, ние предлагаме модул за тегло, който е съвместим с предложените невронни и синапсни модули във времева област, описани по-горе, както е показано на Фиг. 2 (d). Предложеният модул за тегло настройва информацията за времевата област, която е ширината на изходните импулси. Този модул се състои от линия за забавяне, мултиплексор и порта И. VRing е сигналът с квадратна вълна от синапса, който ще премине през линията на забавяне. VWeight е цифровият код, който представлява теглото, което се определя след обучението и се използва за управление на мултиплексора. Широчината на изходния импулс, която съответства на теглото на времевия домейн, се регулира в зависимост от това кой кран във веригата на инвертора е избран от мултиплексора. Както бе споменато по-рано, ако ширината на възбуждащия или инхибиторния импулс е широка, напрежението Vmem в следващия неврон се зарежда или разрежда съответно по-бързо. Това съответства на голямо тегло. В това изследване избрахме мултиплексор с 16 входа, т.е. четири-битови тегла (0000 до 1111). Изходът на модула за тегло е свързан към входното устройство на следващите невронни вериги. Честотата на импулса (импулсното разстояние) и ширината на импулса действат едновременно върху неврона, за да променят неговата активност. Честотата на импулса се определя от изходната честота на предишния синапс, докато силата на свързване зависи от ширината на импулсния изход, определена от тегловния модул.

Фиг. 1. (a) Предложената структура и (b) микроснимка на чипа.

Фиг. 2. (a) Електрическа схема на предложения модул на неврон, (b) поведение на предложен LIF неврон и синапсни модули, (c) електрическа схема на предложения модул на синапс и (d) електрическа схема на предложения модул за тегло.

Фигура 3(a) показва експерименталната настройка, използвана за тестване на изработения чип с невронна структура [фиг. 1(b)], където чипът е поставен на сондова станция Summit 11000 и е тестван със сонди в пряк контакт с него. В експериментите приемаме, че входовете на двата тегловни модула са синапсите преди етапа, които се емулират от генераторите на произволни функции. Изходът на неврона е свързан към синапсния модул, чийто изход ще варира в отговор на промяната в изхода на неврона. Използвахме генератор на произволна функция Tektronix AFG31252 като предварителен синапс, за да осигурим сигнали с квадратна вълна за нашите изработени невронни вериги. В същото време наблюдавахме изходните вълни с помощта на осцилоскопи (Keysight MSOX6004A и DSOX93304Q). Експерименталните резултати са показани на фиг. 3(b)–3(d). За да проверим ефекта на тежестите върху скоростта на изстрелване на невроните, ние фиксирахме честотата на изхода на синапса преди етапа (функционален генератор) на 100 Hz и наблюдавахме промяната в скоростта на изстрелване на невроните за четири чипа чрез регулиране на модула за тегла. Осреднихме честотите на шипове 1024 пъти за времеви диапазон от 100 ms, за да извлечем съответната честота на невронно изстрелване при всяка настройка на теглото, както е показано на Фиг. 3 (b). Предложеният неврон основно се задейства със скоростта, определена от токовете на утечка към и навън от Cmem в баланс, а входът от предишния етап го модулира. Можем да видим, че когато теглата станат по-големи, честотата на задействане на невронния модул става по-голяма. Главно поради вариацията на процеса на FETs, честотата на задействане варира от около 610%–17% за четири чипа. Особено за използване в резервоар обаче, поради произволните тегла в неговите повтарящи се връзки, тези случайни вариации трябва да бъдат компенсирани по време на процеса на обучение в изходните тегла.

Фигура 3(c) сравнява вариацията на времената на запалване на неврон в зависимост от сигнала от синапса преди етапа. Вмъкванията (i)–(iii) на Фиг. 3(c) показват случаите със 100 Hz инхибиращ вход (теглото е зададено на 1100), без вход и със 100 Hz възбуждащ вход (теглото е зададено на 1100), съответно , от което можем да видим, че инхибиторният вход намалява честотата на възпламеняване на неврона и увеличава интервала на възпламеняване, докато възбуждащият вход работи като противоположност на инхибиторния вход. Експерименталните резултати показват, че интервалът на задействане на предложения неврон е от порядъка на милисекунди, което е в съответствие с характеристиката на биологичните неврони, които имат милисекундни времеви константи. Когато не се подава сигнал от синапса преди етапа, консумацията на енергия е около 800 pW, генерирайки около 20 пика в цикъл от 100 ms. От това може грубо да се изчисли, че всеки скок консумира около 4 pJ енергия. Впоследствие вмъкванията (i)–(iii) на Фиг. 3(c) бяха използвани като входни сигнали към синапса, за да повлияят на VRing. Измерените вълнови форми на VRing в тези три случая са показани на Фиг. 3(d). Средните стойности на честотите за всеки случай, измерени в период от 5 s, са съответно 41, 90 и 98 Hz. Осъществимостта на този диапазон на изходната честота на синапса ще бъде валидирана със симулации на ниво система в следващата дискусия.

Фиг. 3. (a) Снимка на експерименталната настройка, (b) измерената скорост на изстрелване на неврона за четири чипа, (c) измерените вълнови форми на изхода на неврона и (d) измерените вълнови форми на изхода на синапса.

Фиг. 4. (a) Друга комбинирана структура, произведена за оценка на синапса и (b) измерените вълнови форми на VRing и VSYN.

За да улесним наблюдението на синхронния отговор на синапса, ние също изработихме структурата на Фиг. 4 (а). Фигура 4(b) е експерименталните резултати от Фигура 4(a). Използвахме генератор на произволна функция Tektronix AFG31252, за да генерираме 10 Hz квадратен вълнов сигнал VIN, както е показано на Фиг. 4 (ai). След като VIN премине през модул за тегло, той произвежда пиков сигнал VOUTðWeightÞ. Напрежението VSYN се наблюдава чрез последовател на източника на чипа като аналогов буфер. Въпреки че VOUTðWeightÞ не е проектиран да се наблюдава отвън, тъй като е тесен импулс, с пристигането на VOUTðWeightÞ след падащия ръб на VIN, VSYN напрежението в синапса се повишава мигновено, както е показано на Фиг. 4(b-ii), което от своя страна увеличава честотата на VRing. Ако VOUTðWeightÞ не пристигне за дълго време, VSYN намалява, което от своя страна засяга честотата на VRing да стане по-малка. Таблица I показва сравнението на производителността между самостоятелни невронни вериги. Предложената невронна верига има предимства по отношение на консумацията на енергия и площта. Дизайните в реф. 13–16 използва компаратор с непрекъснато време или тактова честота и тези конструкции заемат голямо количество площ на чипа, както и консумация на енергия. Невронът, произведен в не-CMOS процес, предложен в Ref. 18 не изисква компаратор, което води до предимство в областта. Но неговата консумация на енергия е сравнително висока и тези конкретни технологии са по-малко развити и следователно по-скъпи в сравнение със стандартните CMOS процеси. И двете реф. 19 и 21 се произвеждат в напреднал процес. Въпреки това, в сравнение с тази работа, реф. 19 няма предимство по разход на енергия и площ. Въпреки че реф. 21 показва по-добра енергийна ефективност с резултати от симулация, когато се нормализира от технологичния възел, предложеният неврон постига по-добра площна ефективност.

За да се демонстрира осъществимостта на предложения шипков неврон и синапсните вериги, базирани на пръстеновиден осцилатор, се извършва поведенческа симулация в среда на MATLAB, както е показано на Фиг. 5 (а). В тази симулация се използват 100 неврона с произволни повтарящи се връзки с предложените модули за синапс и тегло. Предложените модули за тегло се прилагат само в слоя на резервоара и теглата им се задават на случаен принцип предварително и се фиксират по време на процеса на обучение. По този начин случайните колебания в резервоара се компенсират по време на процеса на обучение в изходните тегла. За да се създаде реалистична симулация, диапазонът на изходната честота на всеки синапс е зададен от 15 до 200 Hz въз основа на действителните резултати от измерването. Рекурсивният алгоритъм на най-малките квадрати (RLS) се използва за обучение на изходните тегла, както е въведено в Ref. 30. Синусоида от 10 Hz, която съответства на времевата скала на информацията, свързана с човешката дейност, се използва като пример за контролен входен сигнал. Контролният и обученият изходен сигнал са показани на фиг. 5(bi). Сигналът за обратна връзка от изхода се преобразува във възбуждащи и инхибиторни импулсни поредици, чиито честоти са пропорционални на абсолютната стойност на изходната амплитуда, както е показано на фиг. 5(b-ii) и 5(b-iii), съответно. След пет периода на надзорен сигнал, изходните тегла са фиксирани и SNN генерира научения сигнал сам, което демонстрира осъществимостта на предложените невронни структури за функцията на обучение. Ние също така открихме от тези симулации, че за по-нататъшно подобряване на способността за обучение диапазонът на настройка на изходната честота на синапса трябва да бъде увеличен, което може да се направи чрез оптимизиране на веригата на синапса. Например, с разширените диапазони на настройка на честотата от 15 Hz–2 kHz и 15 Hz–20 kHz, научените сигнали стават по-гладки, за да възпроизвеждат по-добре контролния сигнал, както е показано на фиг. 5(b-iv) и 5(bv), съответно.

cistanche tubulosa - подобряват имунната система

В обобщение, ние предложихме невронна структура за генериране и предаване на сигнали във времева област. Предложеният неврон и синапс заемат площ съответно от 127 и 231 lm2. Тази структура не използва операционни усилватели и компаратори с непрекъснато време или тактова честота, докато функцията за изпичане се реализира с базиран на инвертор компаратор, за да осигури предимства в площта и консумацията на енергия. Предложената невронна структура във времева област се възползва от технологиите за мащабирани процеси в сравнение с конвенционалните дизайни на домейн напрежение/ток. Действителното производство на чипове и резултатите от измерването демонстрират комуникационната функция за времеви сигнал с времеви константи от милисекунди. Предложената невронна структура във времева област е много подходяща за изграждане на шипове невронни мрежи за обработка на информация от времеви серии в реално време за взаимодействие човек-компютър.

ТАБЛИЦА I. Сравнение на производителността на самостоятелни невронни вериги

Фиг. 5. (a) Поведенческият модел на SNN за изчисляване на резервоара се основава на предложената невронна структура. (b) Резултатите от поведенческата симулация на ниво система: (i) въз основа на модел с диапазон на настройка на честотата 15–200 Hz, увеличен изглед на (ii) възбуждащи и (iii) инхибиторни входни сигнали, преобразувани от изхода, (iv) въз основа на 15–2 kHz и (v) 15–20 kHz честотни диапазони за настройка.

ПРЕПРАТКИ

1 Y. Zhang, P. Qu, Y. Ji, W. Zhang, G. Gao, G. Wang, S. Song, G. Li, W. Chen, W. Zheng, F. Chen, J. Pei, R Zhao, M. Zhao и L. Shi, Nature 586, 378–384 (2020).

2 Д. Шин и Х.-Дж. Йоо, Proc. IEEE 108, 1245–1260 (2020 г.).

3 Y. LeCun, Y. Bengio и G. Hinton, Nature 521, 436–444 (2015).

4 T. Kohno и K. Aihara, AIP Conf. Proc. 1028, 113–128 (2008).

5 E. Chicca и G. Indiveri, Appl. Phys. Lett. 116, 120501 (2020).

6 Y. Bo, P. Zhang, Y. Zhang, J. Song, S. Li и X. Liu, J. Appl. Phys. 127, 245101 (2020).

7 K. Yang и A. Sengupta, Appl. Phys. Lett. 116, 043701 (2020).

8 X. Chen, T. Yajima, IH Inoue и T. Iizuka, Jpn. J. Appl. Phys. 61, SC1051 (2022).

9 W. Maass, Neural. Мрежи 10, 1659–1671 (1997).

10S. S. Radhakrishnan, A. Sebastian, A. Oberoi, S. Das и S. Das, Nat. Общ. 12, 2143 (2021).

11X. Chen, T. Yajima, IH Inoue и T. Iizuka, в Разширено резюме на Международна конференция за твърдотелни устройства и материали (SSDM) (JSAP, 2021), стр. 682–683.

12D. S. Jeong, J. Appl. Phys. 124, 152002 (2018).

13G. Indiveri, E. Chicca и R. Douglas, IEEE Trans. Невронни. Мрежи 17, 211–221 (2006).

14X. Wu, V. Saxena, K. Zhu и S. Balagopal, IEEE Trans. Вериги Syst. II 62, 1088–1092 (2015).

15А. Жубер, Б. Белхадж, О. Темам и Р. Хелиот, в Международната съвместна конференция за невронни мрежи през 2012 г. (IJCNN), 2012 г.

16S. A. Aamir, P. M€uller, G. Kiene, L. Kriener, Y. Stradmann, A. Gr€ubl, J. Schemmel и K. Meier, IEEE Trans. Biomed. Вериги Syst. 12, 1027–1037 (2018).

17А. Basu и PE Hasler, IEEE Trans. Вериги Syst. I 57, 2938–2947 (2010).

18S. Dutta, V. Kumar, A. Shukla, NR Mohapatra и U. Ganguly, Sci. Rep. 7, 8257 (2017).

19А. Рубино, М. Пейванд и Г. Индивери, в 26-та Международна конференция на IEEE по електроника, вериги и системи (ICECS) (IEEE, 2019), стр. 458–461.

20S. A. Aamir, Y. Stradmann, P. M€uller, C. Pehle, A. Hartel, A. Gr€ubl, J. Schemmel и K. Meier, IEEE Trans. Вериги Syst. I 65, 4299–4312 (2018).

21R. M. Saber Moradi и SA Bhave, в Серия от симпозиуми на IEEE за изчислителна интелигентност (SSCI), 2017 г.

22K. Асада, Т. Накура, Т. Иизука и М. Икеда, IEICE Electron. Експрес 15, 20182001 (2018).

23R. Staszewski, K. Muhammad, D. Leipold, C.-M. Hung, Y.-C. Ho, J. Wallberg, C. Fernando, K. Maggio, R. Staszewski, T. Jung, J. Koh, S. John, IY Deng, V. Sarda, O. Moreira-Tamayo, V. Mayega, R. Katz , O. Friedman, O. Eliezer, E. de Obaldia и P. Balsara, IEEE J. Solid-State Circuits 39, 2278–2291 (2004).

24C. Gallicchio и A. Micheli, Neural. Мрежи 24, 440–456 (2011).

25л. F. Abbott и P. Dayan, Теоретична невронаука (The MIT Press, 2005).

26W. Gerstner и WM Kistler, Spiking Neuron Models: Single Neurons, Populations (Cambridge University Press, 2012).

27T. Yajima, Sci. Представление 12, 1150 (2022).

28B. Razavi, Принцип на проектиране на система за преобразуване на данни (Wiley-IEEE Press, 1995).

29T. Wunderlich, AF Kungl, E. M€uller, A. Hartel, Y. Stradmann, SA Aamir, A. Gr€ubl, A. Heimbrecht, K. Schreiber, D. St€ockel, C. Pehle, S. Billaudelle, G. Kiene, C. Mauch, J. Schemmel, K. Meier и MA Petrovici, Front. Neurosci. 13, 1–15 (2019).

30D. Sussillo и L. Abbott, "Генериране на кохерентни модели на активност от хаотични невронни мрежи", Neuron 63, 544–557 (2009).